| |
- De nove. 2000 au 09 juin 2006
[PetR]
STAGE
EADS Sodern
DEPARTEMENT NEUTRONIQUE INDUSTRIELLE depuis janvier 2003 à ce jour (3 ½ ans)
( Projet Génie 35 (21 mois) (générateur de neutrons fort flux)
( Conception de la carte électronique de pilotage du Module d'Émission Neutronique
destinée aux tubes neutroniques TN36 et TPA : DSP Texas Instruments TMS320LF2407A, FPGA Altera Acex, commandes opto et relais. Suivi de
l'implantation et de la réalisation. Prise en charge des essais.
( Développement du logiciel de contrôle commande du MEN (Code Composer Studio, gestion de configuration sous CS-RCS), de l'ActiveX
d'interface PC/carte MC35 et de l'interface Homme/Machine (Visual C++ 6.0 ). Intégration avec le matériel jusqu'aux essais d'émission
neutronique.
( Définition de la baie de commande Génie 35 (Carte MC35, HT 3kV et THT 160kV). Travaux préparatoires au marquage CE de la baie.
( Projet CNA (18 mois) (Analyseur de matière en vrac)
( Mise au point et évolutions de la carte de traitement digitale pour le CNA (Controlled Neutron Analyzer) : DSP Texas Instruments
TMS320F2812, CPLDs CYPRESS CY37512, commandes à base de MOS, opto et relais.
( Élaboration du logiciel de recette de la carte : Code Composer Studio, gestion de configuration sous CS-RCS
( Intégration chez le client en Chine .
( Définition des racks et de la baie électronique du CNA. Suivi des approvisionnements, intégration et tests. Participation à la mise en
place et formation de l'équipe de production.
( Projet Chrocodile (2 mois)
( Développement du programme de test pour la carte de datation destinée aux vols d'essai du missile M51 : FPGA Altera, suivi de la recette
de l'équipement.
DEPARTEMENT SPATIAL, de novembre 2000 à décembre 2002 ( 2 ans )
( Projet LvSts02 (8 mois) (Logiciel de vol du capteur de terre STS02)
( Développement et test du logiciel embarqué d'un équipement spatial : Développement croisé, tests unitaires et d'intégration, gestion de
configuration (SNIFF++/RCS), interface 1553 , processeur spatial RTX
( Projet VDM (18 mois) (Senseur de rendez-vous)
( Développement de la maquette électronique pour le Vidéomètre (VDM) de l'ATV sur base de processeur SPARC et interface 1553 : CAO Mentor
Graphics, suivi des réalisations et tests.
( Conception FPGA (Altera) sur carte PCI pour simuler les interfaces d'un viseur d'étoiles : Cartes de développement PLD Applications PCI-
SYS T1 (APEX20K400 EP20K400FC672-1XV) et PCI10K-PROD (FLEX10K100 EPF10K100EFC484-1), synthèse logique Leonardo Spectrum , simulations
ModelSim, PetR Quartus II, gestion de configuration RCS, analyseurs logiques Tektronix série 71x.
Stage de fin d'étude CEA Saclay , avril à septembre 2000 (6 mois)
( Projet W7X (Stélérator)
( Conception, suivi de réalisation et tests de cartes réalisant les tests automatiques des 70 bobines supraconductrices : FPGA Xilinx
4013E, Foundation.
( Développement du logiciel d'acquisition et de traitement des données : LabView, interfaces IEEE, GPIB, châssis et carte VXI National
Instruments.
-
( Outils : Gestionnaires de configuration sous RCS (SNIFF++, CS-RCS), Environnement de développement Texas Instruments Code Composer
-
( Salsa (niveau avancé)
( Création de meubles d'intérieur originaux
( Trésorière du syndic bénévole de copropriété
-----------------------
|
