| |
-
[Blast et Talus]
Architectures des SOC, NOC (Buses, interfaces, topologies ...)
SOC et circuits Méthodologie de conception ASIC.
complexes Langage de conception Hardware: VHDL, Verilog, systemC.
Outils CAO : ModelSim, Design Compiler, Leonardo Spectrum , MAGMA ( Blast et Talus ),
Formality, TetraMax, Encounter, Max+II , Quartus , NIOS IDE , ADS, PSPICE.
- De sept. 2007 en janv. 2008
[DeFacTo Technologies]
STAGE
PFE, Stage de fin d'études à DeFacTo Technologies .
" Amélioration d'une plate-forme de test pour les circuits intégrés complexes "
(5 mois)
Développement d'un IP de règles DRC en Verilog et VHDL .
Automatisation du flot de conception MAGMA et intégration dans la plateforme en Perl.
Développement de scripts en TCL pour l'analyse et la comparaison automatique de résultats de
deux flots MAGMA et Synopsys
- De juin 2006 en juil. 2006
[JOHNSON CONTROLS]
STAGE
Stage Ingénieur à JOHNSON CONTROLS au service Engineering.
" Développement d'un programme d'interfaçage d'un afficheur RSA avec le bus CAN "
(2 mois)
Développement, Test et validation et Intégration du programme sur la ligne de production.
Projets ( ENSERG et KTH ):
Jan- Fév 2007 : Conception et réalisation d'un contrôleur automatique d'un train NIOS II / µC/OS-II.
: Réalisation d'un contrôleur VGA en VHDL et prototypage sur plateforme FPGA.
-
STAGE
Description détaillée de stages et projets
- De 2006 en 2007
KTH (Royal Institue of Technologie), Stockholm 2 mois ( 12h/semaine)
Conception et réalisation d'un contrôleur automatique d'un train sur plateforme NIOS II / µC/OS-II
· Spécification de design et d'une stratégie de la collision;
· Développement Langage C des tâches OS (utilisation de : Timer, Interrept buttons, LCD, LEDs, UART) ;
· Test et validation du fonctionnement du contrôleur sur Nios Development Board Startix II ;
· Test du fonctionnement du contrôleur en présence d'un autre train sur le trajet, Utilisation du protocole RS232 pour communication
entre les deux Boards représentant les deux trains;
· Validation du contrôleur (contrôle automatique en temps réel du train, éviter de la collision)
Environnement technique : langage C, µC/OS-II, Nios II IDE , Nios Development Board (StratixII Edition)
- De 2006 en 2007
KTH, Stockholm 1 mois (12h/semaine)
Réalisation d'un contrôleur VGA et prototypage sur plateforme FPGA.
· Architecture ;
· Description RTL en VHDL ;
· Validation fonctionnelle ;
· Prototypage sur FPGA;
· Validation sur Board (carte prototype Altera APEX).
Environnement technique : VHDL , Quartus , ModelSim, Linux
|
